Описание структуры цифрового потока

Цикл обработки данных в системе канального кодирования DVB синхронен с частотой передачи транспортных MPEG-2 пакетов и включает в себя группу из 8 пакетов по 188 байт каждый. Структура транспортного пакета MPEG-2 представлена на рис.

Стартовая синхрогруппа Информационная часть пакета

47,6 - 1 байт 187 байт

Рис. 4.1

Для введения сигнала цикловой синхронизации в первом транспортном пакете цикла производится инверсия символов стартовой синхрогруппы пакета (байт 4716 заменяют на В8|6). В остальных семи транспортных пакетах цикла стартовые синхрогруппы

(47іб) не инвертируются (см. рис. 4.2).

В8

i«

187 байт

47

187 байт

4v

47

187 байт

В8

16

Период из 8 транспортных пакетов

Рис. 4.2

Сформированный транспортный поток поступает на вход скремблера (см. рис. 4.3). Скремблирование вводится для устранения длинных серий "0м или "1" в транспортных пакетах, за счет чего обеспечивается устойчивая работа системы тактовой синхронизации приемного устройства. При этом чтобы не нарушить в демодуляторе цикловую синхронизацию, стартовые синхрогруппы транспортных пакетов скремблированию не подвергаются (см. рис. 4.4).

Начальная загрузочная последовательность 1001 O101OO000OO

Включение Входная последовательность

Входная последовательность 10 l| 11000 ххх|ххххх .... I Псевдослучайная последовательность | ООО |0 0011... I

Рис. 4.3

Помехоустойчивое кодирование транспортных пакетов выполняется совместно со стартовыми синхрогруппами пакетов и производится укороченным кодом Рида-Соломона (204,188), полученным из кода PC (255, 239). После кодирования длительность транспортного пакета возрастает со 188 до 204 байтов. На рис. 4.5

приведен транспортный пакет на выходе кодера кода Рида-Соломона.

U

B8,

187 байт

47

16

187 бант

4716

187 байт

В8.6

Период псевдослучайной последовательности = 1503 байта

Скремблированная информация

Информация без скремблирования

Проверочные символы

Рис.

Стартовая синхрогруппа Информационная часть пакета

( > Г \ 1 байт 187 байт 16 байт

Рис. 4.5

Таким образом, код PC имеет длину п=204 символов, из них к-188 являются информационными, при этом код способен исправлять ошибки не менее чем в восьми символах. Под символом понимается произвольная 8-битовая последовательность, рассматриваемая как

о

элемент расширенного поля Галуа GF(2 ).

Порождающий многочлен кода G(X) задан своими корнями, представленными в форме степеней примитивного элемента X расширенного поля Галуа GF(28), т.е.

G(X) = (Х+Х°) (Х+Х1) (Х+Х2) (Х+А,15),

где шестнадцатиричное представление X имеет вид: X = 02н.

Порождающим элементом расширенного поля Галуа GF(28) является неприводимый многочлен 8-й степени:

р(х) - х8 + х4 + х3 +х2 + 1

Этот многочлен является примитивным многочленом наименьшего веса с линейно зависимыми корнями.

Алгоритм работы кодера включает в себя следующие процедуры обработки:

1. Входной блок информации, состоящий из 188 байтов, рассматривается как последовательность коэффициентов многочлена 1(Х) 203-й степени над полем GF(28), у которого

младшие 16 коэффициентов равны 0. Таким образом, многочлен 1(Х) имеет вид: І(Х) = 120зХ203 + I202X202 +...+ Ii6X16

2. Информационный многочлен 1(Х) делится на порождающий многочлен кода PC G(X) и вычисляется остаток R(X) от такого деления. Этот многочлен имеет вид: R(X) = RjsX15 + R14X** ...+RoX^

3. R(X) используется в качестве проверочных символов кода PC Выходом кодера PC является многочлен вида I(X) + R(X).

о

Операция деления многочленов с коэффициентами из поля GF(2 ) распадается на отдельные операции, в состав которых входит сложение и умножение двух элементов поля.

С выхода кодера Рида-Соломона транспортный поток поступает на вход устройства перемежения. Схема этого устройства приведена в главе 2 на рис. 2.22. Перемежение вводится для защиты от пакетов ошибок. С этой целью производится перестановка двух соседних байтов транспортного пакета на глубину перемежения 17 байтов.

Затем информация, поступающая с выхода перемежителя, кодируется сверточным кодом со скоростью 1/2 и в рассматриваемом случае перфорируется до скорости 3/4. Этот сверточный код имеет кодовое ограничение равное семи и определяется многочленами (X=171g, Y=133g), представленными в восьмеричной форме. Схема кодера представлена на рис. 4.6.

>0-К+>

Вхол

Выход

-к±>

Перфоратор на 3/4
Описание микросхемы декодера и схемы измерений

Функциональная схема АНЛ4210 (производства фирмы Advanced Hardware Architecture, USA), удовлетворяющая требованиям стандарта DVB, приведена на рис. 4.7.

Вход

Г1

1

Контроль синхрошиспрш

Выход

Дескремблер

Рис. 4.7

Микросхема АНА4210 включает в себя:

декодер сверточного кода с декодированием по алгоритму Витерби,

деперемежитель,

декодер кода Рида-Соломона,

дескремблер,

т.е. поддерживает полный набор процедур, предусмотренный стандартом DVB для преобразования кодированного информационного потока в исходный транспортный поток.

Операции, связанные с процессом генерации кодированного информационного потока, выполняются микросхемой типа FPGA (Virtex-50, производства фирмы XILINX). На рис. 4.8 представлена общая схема измерений. Здесь формирователь транспортных пакетов делит информационный поток на пакеты по 187 байт и добавляет стартовую синхрогруппу с необходимыми инверсиями. Формирователь выходного потока производит обратную операцию: удаляет стартовую синхрогруппу из каждого пакета, поступающего с выхода АНА4210. Микросхема АПА4210 работает с квадратурными каналами 1 и Q, которые организует формирователь входного потока. Заметим, что на вход микросхемы декодера подаются жесткие решения.

Формирователь транспортного пакета

Скремблер

Счетчик ошибок

Рош (Еь/No)

Источник АБГШ

Формирователь выходного потока

АНА4210

Формирователь входного потока

Рис.

Па рис. 4.9 приведены результаты измерений вероятности ошибки по схеме рис. 4.8 для каскадного кода (РС(204,188) и сверточный код (133,171) перфорированный до скорости 3/4) [91, 92].

1,Е-03

1.Е-05 f -

1,Е-06 -Ь- +.

1,Ь-04

] ,П-07

Р
* OKI

"теория

эксперимент

Здесь же показана теоретическая кривая, заимствованная из рис. 3.15 для той же скорости кодирования сверточного кода.

Проигрыш экспериментальной зависимости по отношению к теоретической кривой составляет 2-2,5 дБ в диапазоне значений вероятности ошибки 10"4-10"7, что обусловлено использованием жестких решений при декодировании сверточного кода.

Проведенный эксперимент показал, что разработанные алгоритмы кодирующей схемы, использующей на передающей стороне процедуры кодирования, перемежения и скремблирования полностью удовлетворяют стандарту DVB и позволяют обеспечить помехоустойчивость в соответствии с теоретическими оценками.

В настоящее время разработана микросхема турбокодека AHA 4540 [73], применение которой позволяет получить дополнительный энергетический выигрыш для систем передачи цифрового телевидения, однако при этом придется полностью менять алгоритм кодирующей схемы.

На рис. 4.10 приведены зависимости вероятности ошибки от отношения сигнал/шум для каскадного кода на основе микросхемы AHA 4210 и турбокода (44,37)х(40,33) на основе микросхемы AHA 4524. Здесь же показана граница Шеннона для скорости кодирования R = 0.69. Из графика следует, что, например, для вероятности ошибки Рош = Ю'5 упомянутая схема турбокода проигрывает потенциально достижимому результату менее 2 дБ.