<<
>>

СИНТЕЗ УСТОЙЧИВЫХ АСИНХРОННЫХ АВТОМАТОВ

При логическом проектировании дискретных устройств с памятью необходимо обеспечить устойчивость их к состязаниям. Как и в комбинационных схемах, состязания в устройствах с памятью возникают во время переходного процесса в устройстве и обусловлены наличием естественных задержек в логических элементах и соединительных линиях, изменением величин этих задержек, неидеальностью формы перерабатываемых сигналов.

При использовании интегральной технологии и интегральных схем практически трудно осуществить наладку спроектированных устройств путем введения корректирующих задержек во внутренние точки устройства для обеспечения его устойчивости. Применение специальных задержек, построенных на основе конденсаторов и сопротивлений, также ограничено из-за специфики интегральной технологии. Введение принудительной синхронизации прохождения сигналов по различным каналам проектируемого устройства позволяет лишь частично решить проблему обеспечения устойчивости и связано со значительной потерей быстродействия. В то же время естественное стремление максимально использовать быстродействие элементов приводит к широкому внедрению устройств, работающих в асинхронном режиме. Требование высокого быстродействия характерно для весьма широкого класса устройств автоматики. Далее рассмотрим логическое проектирование устойчивых быстродействующих асинхронных устройств с памятью, предназначенных для логической переработки дискретной информации.

2.1.

<< | >>
Источник: Гуртовцев А. Л., Петренко А. Ф., Чапенко В. П.. Логическое проектирование устройств автоматики. Рига, «Зинатаё»,1978: 212 с.. 1978

Еще по теме СИНТЕЗ УСТОЙЧИВЫХ АСИНХРОННЫХ АВТОМАТОВ: